新型High-NA(高開口数）リソグラフィーが、先端半導体チップに革命をもたらす可能性

AI向けデータセンターや、医療技術や自動車、そしておそらく皆さんが今これを読んでいるスマートフォンやノートパソコンに至るまで、半導体チップは現代の生活に不可欠な存在となっています。 

次世代の先端半導体は、ナノメートル（nm）単位の微細な技術を必要としており、これまで以上に集積度の高い半導体チップの開発が進められています。高開口数（High-NA）EUV （極端紫外線）リソグラフィーは、こうした先端半導体を量産できる技術として期待されていますが、その装置は非常に高額であり、まだ普及していないのが実情です。 

6月12日、『Journal of Micro/Nanopatterning, Materials, and Metrology』（JM³）誌に掲載された論文において、沖縄科学技術大学院大学（OIST）の新竹 積教授は、高開口数（High-NA）EUVリソグラフィーで使用される照明システムおよびプロジェクターの抜本的な再設計につき報告しました。詳細な数値シミュレーションの結果、これまで回避できないと信じられていた光学的な悪影響（いわゆる「マスク3D」効果）を排除し、さらに解像度を向上させ、現在のEUV露光装置よりも小型で低コスト、低消費電力の露光装置が実現できることを示しました。 

新竹教授は「現在の高開口数-EUVリソグラフィ装置は、1台あたり５百億円以上もします。今回提案した設計なら、現在の最先端装置に比べてはるかに低コストで、2～3nmレベルの微細な線幅のチップを実現できるはずです」と述べ、AI需要の高まりを背景に、この新型露光装置が早期に広く普及し、データーセンターの環境への影響を最小限に抑える事を期待しています。 

「国際エネルギー機関（IEA）は、AIエージェントのようなエネルギー集約型アプリケーションの需要により、2030年までにデータセンターの電力消費量が2倍になると予測しています。そこで注目すべきは高開口数技術で製造されたチップは集積度が高いため、信号の伝送距離が短くなり、エネルギー損失を最小限に抑えられることです。これにより、1回の演算あたりの電力コストを大きく削減できるでしょう」と新竹教授は説明します。「また、こうした高密度チップは発熱も少なくなるため、冷却に必要な電力も削減できます。こうした改善により、データセンターの消費電力を大幅に削減できる可能性があります。またデーターセンターの床面積もこれに比例して小さくなります。」 

EUVリソグラフィとは？半導体チップの製造プロセスを理解する 

EUVリソグラフィでは、極めて波長の短い光（13.5 nm）を生成し、照明システムを通して、回路パターンの原図が刻まれた反射型フォトマスクに照射します。そこから反射した光は、一連の鏡を用いたプロジェクターを通過し、シリコンウェハー上に回路パターンを結像します。その後、さらなる工程を経て、そのパターンがウェハーにエッチングされます

チップの集積密度を高めるため、研究者たちは高NAのEUVリソグラフィーに注目しています。ここで開口数（NA=Numerical Aperture)とは、光学系を通過可能な光の最大角度を指します。NAが高いほど広い角度の光を捉えることができ、より微細な像を投影できるようになります。理論上、解像度の限界（解像可能な最小の線幅）はNAに反比例するため、NAが高いほど微細な線幅が印刷可能となります。 

1990年代のEUVリソグラフィ開発の初期段階において、科学者たちは新竹教授の設計と同様に、フォトマスク、プロジェクター、ウェハーを同軸上（インライン）に配置した高開口数リソグラフィの光学設計を模索していました。こうしたインライン構成は、その単純さから魅力的ではあったものの、特に開口数が増加するにつれて発生する像のボケや、各種の光学収差に対する解決策を見出すことができませんでした。これらの課題に対処するため、新竹教授はまず、凹面鏡と凸面鏡という単純な2枚の鏡の組み合わせ（ペア）をプロジェクターとして機能させることができるかどうかを調査しました。そして数値シミュレーションによって、各段のペアの中で、光線が複数回反射する構成を取り入れる事で、高い開口数を維持しつつ光学的な収差を相殺できる可能性に気づきました。そこで光学シミュレーションシステム「OpTaliX」を用いて数ヶ月にわたり計算を行った結果、画質を保ちつつ高い開口数を実現するために必要な、鏡の理想的な曲率（非球面形状）と配置を特定することが出来ました。 

新竹教授は、光学シミュレーションシステム「OpTaliX」を用いて、EUVリソグラフィ光学システムの設計において、ミラーの正確な曲率と配置を算出している。

© アンドリュー・スコット（OIST）

図は、新竹教授が提案する高開口数（NA） EUVリソグラフィーを示している。照明システム内の集光ミラーは、EUV光源からの短波長光をフォトマスクに導くために、よりシンプルな設計となっている。プロジェクター内の2組のミラーにより、開口数が向上している。フォトマスク上の回路パターンがウェハーに投影され、その後、化学エッチングが行われることで、シリコン表面に高密度なナノメートル級の線状パターンが形成される。このプロセスを２０回以上繰り返して、最終的に20層以上パターンが積層され、回路として機能するチップが製造される。

© 新竹積（OIST）

スケーラブルな半導体生産に向けた一歩  

他のすべての研究プロジェクトと同様に、いくつかの制約もあります。今回のシミュレーションでは、ミラーが100％の反射率を持ち、欠陥が一切ないことを前提としています。また、シミュレーションから実際の実装へ移行するには、高度なエンジニアリングが必要となります。  

物理的なプロトタイプの構築が新竹教授の次のステップであり、現在チームはEUV装置の開発に着手しています。目標は、低コストかつ高性能なEUVリソグラフィの実現です。 

新竹積教授が市販の既製シリコンウェハーを手に取って観察している。背後には、インラインEUVリソグラフィに関するこれまでの設計で作られたプロトタイプが置かれている。現在は、高開口数）EUVリソグラフィに対応する新たなインライン設計のプロトタイプ開発が進められている。

© アンドリュー・スコット（OIST）

「この設計により、高開口数技術をはるかにシンプルかつ低コストで製造できるようになり、半導体製造に新たな可能性が開かれます。現在市場に出ている装置の4分の1のコストで機械を作れるはずです」と新竹教授は言います。「より微細な設計を実現することで、より高密度なメモリや、より効率的なロジックチップを製造できるようになります。この技術は社会に変革的な影響をもたらす可能性があり、データセンターやAIの未来を支え、電子機器をより高速でエネルギー効率の高いものにし、さらには運用コストを下げる可能性もあります。」